Les microcontrôleurs RISC sont à set d'instructions réduit. Le fait de limiter le nombre d'instructions compréhensible par un microcontrôleur permet d'accroître ses performances mais au détriment de la taille du programme qui doit être composé de nombreuses instructions simples pour réaliser une fonction complexe.

Le micro-code nécessaire au décodage des instructions étant généralement stocké en mémoire ROM, plus il y a d'instructions plus il y a de cycles machine consacrés à la lecture de cette ROM.
C'est pour cette raison que l'architecture RISC utilise un nombre réduit d'instructions ce qui permet d'avoir un séquenceur câblé et non micro-programmé → gain de vitesse.

Les grandes caractéristiques de l’architecture RISC :

1. 1 cycle machine par instruction.
2. 1 seule instruction pour l'accès à la mémoire.

Exemple de microcontrôleur utilisant l’architecture RISC : AVR

Lien sur ce sujet : Architectures RISC et exemples

Voir aussi CISC