Une fonction logique peut être réalisée avec différentes technologies dont les caractéristiques varient (tensions, courants, temps de propagation, etc.).

En logique positive : “0” (niveau logique bas) ↔ V- et “1” ↔ V+ (niveau logique haut)

En logique négative : “0” (niveau logique bas) ↔ V+ et “1” ↔ V- (niveau logique haut)

V- : la tension la plus faible V+ : la tension la plus élevée

VOH : Tension de sortie (Out) à l'état haut (High)
VOL : Tension de sortie (fut) à l'état bas (Low)

VIH : Tension d'entrée (In) à l'état haut (High)
VIL : Tension d'entrée (In) à l'état bas (Low)

IOH : Courant de sortie (Out) à l'état haut (High)
IOL : Courant de sortie (Out) à l'état bas (Low)

IIH : Courant d'entrée (In) à l'état haut (Low)
IIL : Courant d'entrée (In) à l'état bas (High)

V_I=f(I_I)

Permet de déterminer VILmax et VIHmin (tension d'entrée à l’état bas max, tension d'entrée à l’état haut min)

On en définit deux :

Sortie à l'état haut :

V_OH=f(I_IOH)

Permet de déterminer VOHmin (tension de sortie à l'état haut min)

Sortie à l'état bas :

V_OL=f(I_IOL)

Permet de déterminer VOLmax (tension de sortie à l'état bas max)

Elle donne la consommation d'une entrée par le nombre d'entrées de la porte de référence équivalente.

F_I>I_I/I_Iref

Elle correspond au nombre d'entrée élémentaire que peut alimenter la porte.

F_O<I_O/I_Iref

Ces deux facteurs sont définis pour l'état haut et l'état bas. Ils sont en général différents on prendra dans chaque cas le plus défavorable.
F_I=MAX(F_IL,F_IH);F_O=MIN(F_OL,F_OH)

Lorsque 2 portes sont reliées, il peut exister une tension parasite Vss se rajoutant à V_o1 (V_i2=V_o1+Vss), par exemple , par induction dans le fil les raccordant.

Lorsque la durée de la tension parasite dépasse le temps de propagation dans la porte (tp), on définit la marge de bruit par la valeur maximale de la tension Vss qui n'influe pas sur l'état de sortie.

Vss_L = V_{IL max} - V_{OL max}
Vss_H = V_{OH min} - V_{IH min}

Il faut donc que V_OH > V_IH et V_OL < V_IL

Une porte logique ne commute pas instantanément lorsque son entrée évolue d'un état logique à l'autre.

t_LH : Temps de montée t_HL : Temps de descente t_pHL et t_pLH : Temps de propagation

Le temps de propagation moyen est définit par tp=(t_pHL+t_pLH)/2 Il impose la durée de l'impulsion minimum de commande et de la fréquence maximale de travail d'un circuit.

Les constructeurs indiquent pour une tension d'alimentation (VCC) le courant consommé lorsque toutes les portes sont à l'état bas (IccL) ou à l'état haut (IccH). Il donne également la puissance consommée par la porte (Pd) ainsi que le facteur de mérite tpxPd (nS,mW) qui chiffre les performances d'une porte.

La technologie TTL (Transistor Transistor Logic) est la 1ere grande technologie qui s'est généralisée dans la fabrication de circuits intégrés. Elle est apparue dans les années 60.

Les sous familles TTL qui en ont découlé :

xx⁽¹⁾ 74/54⁽²⁾ xxx⁽³⁾ xxx⁽⁴⁾

⁽¹⁾ : marquage constructeur SN,F, etc
⁽²⁾ : 74: série commerciale (0° à 70°C) / 54: série militaire (-55° à 125°C), définit la plage de température de fonctionnement
⁽³⁾ : Sous-famille (S,LS,etc)
⁽⁴⁾ : Référence de la fonction

ex : 74LS00 Porte NAND à deux entrées (00) de la technologie TTL/LS

Structure interne d'une porte NAND standard:

Le potension le plus élevé de l'alimentation s'appelle VCC et le plus bas GND.

T1 : Réalise la fonction logique OU
T3 et T4 : Sortie “Totem-Pole”

Structure interne d'une porte NAND LS:

Le “haut” du circuit intégré est indiqué par une marque ( ou détrompeur), ici un rond. La 1er patte en haut à gauche et toujours la patte 1. Les pattes d'alimentation VCC et GND sont généralement à l'opposé l'une de l'autre et GND est du coté de la patte 1.

CMOS (Complementary Metal Oxide Semi-conducteur): cette technologie utilise des transistors MOS à canal N et canal P.

Actuellement le marché des circuits intégrés numérique montre une forte croissance des circuits CMOS au détriment des circuits TTL.

Pour la série 4000: xx⁽¹⁾ 4xxx⁽²⁾ x⁽³⁾ x⁽⁴⁾ xx⁽⁵⁾

⁽¹⁾: Préfix CD (Harris Digital Logic IC)
⁽²⁾: Référence de la fonction
⁽³⁾:

• A: VDD_max = 12 V
• B: VDD_max = 18 V
• UB: B Unbuffered (sorties non amplifiées)

⁽⁴⁾: Type de boîtier

• D: Ceramic Side-Brazed Dual-In-Line Package (DIP)
• E: Plastic DIP
• F: Ceramic DIP
• K: Ceramic Flatpack
• M: Plastic Surface-Mount Small-Outline Integrated Circuit (SOIC)
• SM: Plastic Shrink SOIC (SSOP)
• M96: Reeled Plastic Surface-Mount SOIC
• SM96: Reeled Plastic Shrink SOIC (SSOP)

Exemple d'une porte inverseuse:

Le potension le plus élevé de l'alimentaiton s'appelle VDD et le plus bas VSS.

Les diodes permettent d'éviter les tensions supérieures à VDD. La résistance permet de faire chuter la tension qui est appliquée aux grilles des transistors.

Ve='1'→ TN conduit et TP bloqué → VS='0'
Ve='0'→ TN bloqué et TP conduit → VS='1'

La plage d'alimentation de la série 4000 est de 3 à 18V. Les nouvelles générations, qui sont compatibles avec la technologie TTL, 74HC, HCT, n'autorisent que des tensions comprises entre 2 et 6V.

Le changement d'état de la sortie se traduit lorsque la tension d'entrée passe par une valeur proche de Vcc/2.

On a, approximativement :

• VOH = Vcc
• VOL = 0V
• VIH min = 70% Vcc
• VIL max = 30% de Vcc

La résistance d'entrée est très élevée (>10¹⁰ ohms) donc l'intensité d'entrée est négligeable en pratique.

Le courant de sortie ne doit pas dépasser 10mA pour les circuits classiques que se soit à l'état haut ou bas.

La marge d'immunité au bruit dépend de la tension d'alimentation.
Vss_L = V_{IL max} - V_{OL max}
Vss_H = V_{OH min} - V_{IH min}

Mais on peut quand même remarquer que plus la tension d'alimentation augmente plus la marge d'immunité au bruit augmente. Si on se fixe en tension d'alimentation, comme 5V, pour comparer à la famille TTL, on remarque que la marge d'immunité au bruit des CMOS (1.5V) est plus élevé que pour les TTL (0.4V)

Exemples:
En statique : VDD = 5V P = 2.5nW, consommation faible, proche de la technologie TTL LS VDD = 10V P = 10nW

En dynamique : Le courant consommé et par conséquence la puissance. Cf Datasheet.

En statique : La sortance est très élevée, supérieur à 100UL.
En dynamique : La sortance peut passer à 10 ou 15UL dans certains cas (fréquence élevée, technologie HCT)

Exemples:
VDD = 5V Tp=35nS On remarque que le temps de propagation des CMOS est approximativement 3 fois plus important que celui des TTL.
VDD = 10V Tp=25ns On remarque que le temps de propagation diminue avec l'augmentation de la tension d'alimentation.

Cette différence s'amenuise, voir s'inverse, avec les dernières technologies CMOS HC ou AC.

Les entrées CMOS non utilisées ne doivent pas être laissées en l'air. Le potentiel de ces entées n'étant pas fixes, les transistors commandés peuvent prendre n'importe quel état, ce qui entraîne une consommation inutile. Le niveau appliqué à ces entrées n'a pas d'importance 0V ou VDD.

Le “haut” du circuit intégré est indiqué par un détrompeur, ici un rond. La 1er patte en haut à gauche et toujours la patte 1. Les pattes d’alimentation VDD et VSS sont généralement à l’opposé l’une de l’autre et VSS est du coté de la patte 1.

Vu les différences entre les caractéristiques électrique des différentes familles, il faut prendre un certain nombre de précautions lorsqu'on veut utiliser ensemble des portes TTL et CMOS.

Il n'y a pas compatibilité sauf si la porte CMOS est du type HCT (Compatible TTL)

La solution la plus simple pour remédier à ce problème est de rajouter une résistance de rappel (ou tirage). On peut aussi utiliser une porte TTL à sortie à collecteur ouvert. La résistance de rappel se calculera dans la même manière. Une autre solution consiste à d'intercaler une porte HCT entre la TTL et la CMOS.

On intercale simplement une porte de la famille HCT :

La sortie à collecteur ouvert est représentée par le symbole :

L'étage de sortie correspond à :

L'adaptation se fait grace à une résistance de tirage Rp :

Une valeur trop grande de Rp diminuera la fréquence maximale d'utilisation et un valeur trop petite augmentera la puissance dissipée.

Il y a compatibilité.