Ci-dessous, les différences entre deux révisions de la page.
avr [2017/12/06 16:12] 127.0.0.1 modification externe |
avr [2024/03/08 14:59] (Version actuelle) 90.2.248.27 [AVR] 1.- architecture "Havard modifiée". 2.- Vitesse de "1 instruction par cycle d'horloge" plutôt que "1 million d'instructions par seconde" |
||
---|---|---|---|
Ligne 6: | Ligne 6: | ||
Les AVR (**A**dvanced **V**irtual **R**ISC ) d’[[Atmel]] sont de la famille des [[microcontrôleur|microcontrôleurs]] [[RISC]]. L’architecture a été conçue par deux étudiants de l’institut de technologie de Norvège (NTH : Norges Tekniske Høgskole). | Les AVR (**A**dvanced **V**irtual **R**ISC ) d’[[Atmel]] sont de la famille des [[microcontrôleur|microcontrôleurs]] [[RISC]]. L’architecture a été conçue par deux étudiants de l’institut de technologie de Norvège (NTH : Norges Tekniske Høgskole). | ||
- | Les AVR sont basés sur une architecture [[CPU]] [[Harvard]]. Ils disposent de 32 registres de travail de 8 bits. | + | Les AVR sont basés sur une architecture [[CPU]] [[Harvard]] modifiée. Ils disposent de 32 registres de travail de 8 bits. |
- | Ils permettent d'approcher les 1 million d'instructions par seconde soit une instruction par cycle d'horloge. | + | Ils permettent d'approcher la vitesse d'une instruction par cycle d'horloge, soit par exemple près de 20 millions d'instructions par seconde avec une horloge à 20 MHz. |
====== Gamme des microcontrôleurs ====== | ====== Gamme des microcontrôleurs ====== |